摘 要：当今高速电路的应用，由于封装的本征寄生存在，增加了难度。在克服噪声源方面，封装与印制板的设计的影响是相当关键的。器件小型化，极大地减小封装寄生，满足更快的时钟速度及高带宽的应用要求。设计者能优化印制板及系统设计，系统成本的降低促使封装技术的进步。
关键词：高速电路，器件小型化，印制板优化设计。
1. 引 言
在众多封装形式中，芯片级阵列封装（CSP）是板级集成，电学/热学性能，可靠性及小型化最理想的选择。CSP的板上占有空间，电学/热学明显优与QFP，DIP及其他新型封装（JEDEC MO-153，MO-194标准）如TSSOP。已被人们广泛接受的CSP是薄型，细间距球引脚阵列封装，其有各种球引脚尺寸及间距。
2. IC封装的小型化趋势
促进微电子封装技术发展的关键因素是电性能，封装几何尺寸（面积/高度），可靠性，可加工性及成本。当今高速电路的应用，高端微处理器需要稳定，保真信号输出的逻辑器件，这是由于逻辑封装的本征寄生存在，在更高时钟频率时，增加了难度。在克服噪声源方面，封装与印制板的设计的影响是相当关键的。因此对IC封装小型化的设计，极大地减小封装寄生参数，使得系统设计者能优化印制板及系统设计，满足更快的时钟速度及高带宽的应用要求。一些新型的换代封装如；LFBGA（MO-205），VFBGA（MO-225）明显减少封装寄生参数，使用VFBGA取代56针脚的TSSOP，其电感减少80%，电容减少97%。而对细间距TSSOP言，其分别减少为50%，38%。封装寄生参数大辐度减少，系统在新技术应用领域的能力的到提高。
图 1 器件的小型化
小型化是电子组装的主要驱动力
另一个关键因素是封装尺寸，占用面积及高度。有些电子产品如，PDA，手机，计算机母板及周边功能卡等，面对印制板占用空间的缩小，迫使更多器件安装在有限的面积内。。LFBGA，VFBGA封装显著地减少印制板的占用面积。100针脚TQFP与96球引脚LFBGA相比，前者要比后者占有面积高于245%以上，比双排56针脚TSSOP占用的面积也大于VFBGA74%。CFBGA封装的整个高度小于1mm，是PCMCIA的理想选择。封装尺寸的不断减小，推动了电子产品的小型化的发展趋势。
经JEDEC标准测试（温度循环，高温冲击，HAST，SSLT，烘烤及蒸压），LFBGA，VFBGA封装能承受封装级可靠性测试。板级可靠性模型（BLR）及实际测试样品，1.6mm印制板,共晶焊料合金及OSP涂层焊盘。LFBGA首个缺陷发现时间超过2100周期（-40 to 125℃，持续时间10分钟），VFBGA封装取决引脚数，首个缺陷发现时间超过1800-2400周期。在整机产品使用条件下，进行这些项目的测试，结果发现BGA的寿命远长于整机产品。
图 2
根据芯片的尺寸，对32bit应用领域，球引脚间距为0.8mm是优先的。在同样的条件，对96/114引脚数不建议采用0.65mm间距,48/56引脚数的VFBGA封装,则采用0.65mm间距是优先的。
由于更有效的对流及球引脚与印制板的热导作用，VFBGA封装的热阻得到很大的改善。56TSSOP的热阻高于VFBGA封装为37%。这对于高速电路的应用是十分重要的，因为在高时钟速度时，需要更多的功率耗散。
接下是可加工性与成本因素。BGA组装工艺已经成熟并经受产量的考验，有些情况，BGA封装还优越于引脚器件。据Asia Assembly报道称；0.5mm间距BGA封装的缺陷率为0.4ppm,其缺陷主要是由贴片误差或时钟造成的。0.65mm/0.8mm间距的缺陷率则更小。一旦工艺成熟，印制板组装的产能就会增加，返工成本就会降低。
器件成本数据显示BGA与TSSOP相比较，BGA的成本根据引脚数可从相等到高于20%。将来，随着生产量的增加，BGA的组装成本将降低到20%-35%。
3. 印制板的设计因素
目前用户能在不增加成本的条件下，对印制板上进性高密度布线。新近一些准合同制造厂认为现有的导带宽度与间距设计加工能力是难以满足这些新型封装的组装需要，而且导带宽度达到4.5mil以下,则制造成本会惊人地增加。
图 3
采用4.6mm带宽及间距的走线,在两个焊盘间容许布一条信号线。为降低印制板的成本，优选的封装间距为;周边阵列BGA器件0.5mm,
DepopulatedBGA0.65mm, populatedBGA0.8mm。
0.65mm/0.8mm两种间距可使用现有的PCB技术及BGA板级组装生产线。现在市场上供应的0.65mm间距VFBGA及0.8mm间距的LFBGA器件,所需要的导带宽度及间距为0.12mm。中心非植球(depopulated)的0.65mm间距VFBGA器件,最终通孔尺寸0.381mm(15mil),大于0.8mm间距的封装通孔12mil要求。其他0.8mm间距封装导带宽度及间距0.133mm(5.3mil),最大通孔尺寸是0.34mm(13mil)。
4. 组装与测试
今天最常用的印制板材料是RT，广泛用于flash存贮器及逻辑产品第二种是带基基板，使用一种铜质框架，是在铜导线的外面复盖一层带基膜，在内面复盖一层阻焊膜层。为控制制造成本及加工周期，一些公司选用多层带状形式的带基基板，这样带基材料及极少金属材料容易分割。这种基板与陶瓷基板相比制造成本最低，也容易分割成分立基板。但从材料观点看，没有RT及常用金属基引脚框便宜。
带基基板的制作，采用电镀工艺按基板设计要求形成导带，带状设计本身为可加工性及测试提供需要。几家公司开发化学镀工艺，这不是常规的阳极-阴极电镀工艺，也是批量性加工工艺。较差的金属厚度及工艺控制对这种工艺提出难题。
与使用的基板无关，为对带状基板进行测试，发挥测试仪功能的优点，各单元必须消除汇流。以往使用常规的分割工艺带来产量及附加成本的问题。现在分割工艺的改进，在封装尺寸5×5mm以上已经克服了生产瓶颈。封装尺寸小于3×3mm，单片的载带粘着寿命是个问题，小型封装载带的粘接性能很难控制，分割趋向偏斜。锯割工艺的改进如Gang锯，但需要固定的生产线，或者在产品尺寸发生变化时，经常重新设置。
由于受到装载能力的限制，人们对带片测试有讨论，一些人认为5×5mm，另一些人看好4×4mm。现在许多测试过程是拾取/放置过程。卷带传送到分割机进行分割，拾取单片，放置在华夫盘内，接着光学/机械检查，最后卷带包装。如上所述，这个过程开始在5×5mm或4×4mm成为麻烦。其他形式如无载带单片测试，无载带单片测试是一种新方法，一些设备公司声称具有2×2mm尺寸的能力。在无载带单片工艺中，各单元从塑模工序，出模取出无载带单片，电测试，分割，光学/机械检查，最后卷带包装。高温载带在开发中，有时采用称之‘2-tape’的方法，单片从卷绕环上取下进行测试，最后装回卷绕环分割。
最终的目标是全部无载带，这需要相应的化学镀工艺。如卸片工序可省略。单片可在无装带卷绕下直接测试，测试后进行分割，光学/机械检查，包装。
5. 结 论
正确的封装设计能改进质量及整个系统的成本水平。LFBGA与VFBGA为实现此目的提供最佳解决方案。这两种封装的寄生电感及寄生电容的减少改善了高速系统的噪声特性。实验证明封装的热阻及BLR也得到改进。印制板占有空间缩小及器件成本的降低使得系统的成本减少。0.65mm,0.8mm两种间距的封装可包纳在现有的表面组装设计及印制板组装工艺规范内。且能在组装过程获得优越的产能。在封装组装技术的工艺及材料创新；化学镀，自动检测，高温载带，无载带单片。促使新型封装技术继续向价更低，速度更快，质量更好，产量更高，体积更小方向发展。
