1. 引 言
现代高级终端电子产品不断增加的功能度（如带数码像机手持电话，掌上型计算机等），而这些产品的体积及重量又在持续减小。这些电子产品袖珍化的趋势，只能通过器件及电路基板的集成和微型化来实现。电子终端产品种类加速变化，产品研发上市周期缩短。对制造设备的柔性化要求越来越成为业界关注的问题。
微型化和柔性化是推动SMD贴装设备技术发展的两个重要驱动力。
器件和电路基板的微型化意味着SMD贴装设备的贴装精度提出更高更新的要求，现有的SMT工艺已达到它的限度，这就促进了一些SMT新工艺的诞生。（例如导电粘接互连工艺）
新一代电子产品设计采用的先进器件及相关制造工艺是不确定的，快速变化的。因此高精度SMD贴装设备必须构筑在一个高模块化，高柔性化，可伸缩，可扩展的平台上，这已经成为大家的共识。
2. 电子产品的袖珍化趋势
现在人们都看到计算机和电话正在并合他们的功能,而网络产品,数字图像,也朝着集总化, 袖珍化,耐用产品方向发展，（如图 1所示）这些高端产品决定了先进器件，印制电路基板及连接技术的发展，在世界电子行业的激烈竞争中，只有那些具有最快创新速度，最好产品及最大多样性的公司才能获得胜利。
图 1 电子产品的袖珍化趋势
也就是讲，SMD贴装设备制造商针对微型化及柔性化的要求，应尽快进作出相应的对策是及其重要的。
3. 印制电路基板的高密度
电路基板是微型化最复杂的问题之一,高密度印制电路基板的实现必须大幅度减小导线线宽,顶层与内层间的互连采用电路焊盘图形上的微孔连接。微孔的制作需要使用内置夹层结构基板。
精细引脚间距器件贴装，印制电路基板应布置局部基准标志，保证器件引脚与焊盘的准确定位对准。这些基准图形与基板安装面的其他图形距离十分接近，贴装设备的光学定位对准系统能在小区域内快速搜寻，也能够识读用于基准标志的其他图形，这样可避免专门定义基准标志的烦事。如图 2 所示用于局部基准标志的图形一例（称之为工艺识别标志）
图 2 使用导线图形作为局部基准标志一例
在内置夹层结构基板，微孔常布置在导线的焊盘上，以此作为基准标志时会造成识读缺陷。
高密度印制电路基板的精细导线线宽，使得板面尺寸减小。陶瓷基板已显示出重要地位，尤其在MCM模块组装应用更广。随着微型化水平的提高，一种含有埋入器件的陶瓷电路基板受到人们的喜爱，例如LTCC（低温共烧结陶瓷工艺），组容无源器件与基板材料同时一次烧结而成。
非常薄的电路基板或桡性电路基板的传送对SMD贴装设备制造商也是一大难题。表 1 高密度印制电路板的特征趋势
|
|
2002
|
2004
|
2006
|
2008
|
单位
|
|
线宽/间距
|
40-40
|
35-35
|
30-30
|
30-50
|
μm
|
|
层数
|
6-10
|
6-12
|
4-12
|
4-14
|
|
|
最大厚度
|
0.5/桡性
|
0.4/桡性
|
0.4/桡性
|
0.3/桡性
|
|
|
最大器件安装密度
|
25
|
25
|
30
|
35
|
个/cm2
|
由表 1所列 导线线宽,电路基板厚度及面积尺寸趋于减小,层数,微孔数量及器件安装密度将随之增加。
4. 高密度表贴器件
无源器件的体积越来越趋于微型化，分立无源器件的几何尺寸已经达到加工极限。人们希望作为大批量贴装应用，0201（0.6×0.3mm）器件的尺寸规格能够保持最小封装的主流地位。下一步,分立器件将集成为无源组件,或采用埋入式被集成到电路基板内。
新一代的无源器件引线端采用器件底部的焊球或焊垫引脚方式，取代传统的周边引线端。这些集成无源组件的体积也将小型化，贴装对准一改原有的外形对准，采用底部引脚对准。
周边引脚IC器件，如SO，QFP等，引脚间距将保持在现有的间距水平（最小为0.3mm）。然而在大批量应用，为保证可靠性几工艺的稳定性，这些IC器件的最小引脚间距为0.4mm。
现在高密度IC器件倒装球阵列引脚封装已占主导，BGA，CSP，Vlip-Chip。球引脚直径及阵列引脚间距减小。
Flip-Chip器件包装也从原来的华夫盘装改为卷带装或晶圆。
表 2 高密度器件的特征趋势
|
|
2002
|
2004
|
2006
|
2008
|
单位
|
|
无源器件尺寸
|
0201
|
0201
|
0201/集成
|
0105/集成
|
|
|
IC鸥翼型引脚间距
|
0.4
|
0.4
|
0.3
|
0.3
|
μm
|
|
BGA/CSP球引脚间距
|
0.5-0.8
|
0.4-0.6
|
0.3-0.5
|
0.3-0.5
|
μm
|
|
IC引脚I/O数
|
300
|
300
|
320
|
320
|
|
|
BGA球引脚数
|
800
|
1000
|
1200
|
2200
|
|
|
CSP球引脚数
|
400
|
550
|
650
|
800
|
|
|
Flip-Chip间距（再流焊）
|
300
|
200
|
150
|
100
|
μm
|
|
Flip-Chip间距（导电胶）
|
70
|
40
|
37
|
30
|
μm
|
5. 高密度电路互连技术
随着电子产品袖珍化趋势,导致Flip-Chip,CSP器件的球引脚间距的减小,,但是当间距超过一定值时,由于再流焊工艺的制约,,不能采用焊锡合金焊接。
图 3 Flip-Chip 贴焊工艺
焊膏贴焊工艺 焊剂贴焊工艺
高熔点（高铅含量） 共晶球引脚
底部支承高度由高熔点焊球决定 在再流前应保持引脚对准焊盘
焊膏熔融，球引脚不能熔融 电路基板须准确定义焊盘
焊膏印刷工艺的限度 最小球引脚间距的限度
（>100μm） （>50μm）
Flip-Chip,CSP器件有两种再流焊工艺；（图 3 所示） 焊膏印刷再流，焊剂印刷再流。
上述两种贴焊互连工艺，在焊接以后，为克服因IC硅芯片（Si）与电路基板（FR4）之间热膨胀系数的差别造成芯片开裂等问题，因此在大多数情况都要进行底布充填。直到如今，芯片焊接后，从芯片两侧采用点胶设备灌充充填材料。倒装芯片底部与基板安装面间的空间约40μm，这项工艺好象毛细管渗透现象，在倒装芯片底部进行充填。能不能把这一道单项工序省去呢？这是许多制造厂在研究的问题。现在把焊剂和充填合成为单一工序已成事实。这种新型胶体材料的另一个优点是其充填效率高，不再需要所谓的毛细管渗透作用。当引脚间距小于100μm，再流焊工艺已经超过使用限度不能采用了。
一种新型导电胶互连工艺，正越来越得到重视。这种新工艺有两种形式；
l 各向同性导电粘接剂（ICA）
l 各向异性导电粘接剂（ACA），内含少量导电粒子，在局部固化时（150-200°），施加较大贴装力（70-150N/cm2），成为导电性。
图 3 导电粘接互连工艺
|
|
ICA
|
ACA
|
再流焊
|
|
最小引脚间距（μm）
|
80
|
60
|
300（焊膏）
100（焊剂）
|
|
应用用方法
|
连接盘
|
全部底部范围
|
焊盘
|
|
贴装对准确度
|
高
|
高
|
低（自对准）
|
|
固化连接/再流焊温度
|
100-175℃
|
150-200℃（局部加温加压）
|
|
|
器件金属化
|
贵金属
|
抗腐蚀性
|
可焊性
|
|
导电性
|
*
|
*
|
* *
|
|
环 保
|
Ag
|
|
Pb
|
ACA与再流焊工艺的比较
ACA与再流焊工艺相比，其优点是适用器件的引脚间距小于后者（50
Μm/100μm）。ACA不需要阻焊膜层及底部充填工艺。其缺点是在焊膏再流焊过程，没有焊料特有的自对准作用，而且连接点的电阻较大。
表 4 所列示的是高密度电路互连技术，这些互连技术的应用尤其是在模块制造中的重要性正在显示出来。半导体技术和PCB装联技术在这里得到了相交点。
表 4 高密度互连技术的发展趋势
|
|
2002
|
2004
|
2006
|
2008
|
单 位
|
|
无源器件贴装精度
|
100
|
75
|
50
|
50
|
μm
|
|
IC贴装精度
|
50
|
50
|
40
|
40
|
μm
|
|
Flip-Chip
（再流焊）
|
25
|
20
|
17
|
10
|
μm
|
|
Flip-Chip
（ACA）
|
14
|
8
|
7
|
6
|
μm
|
5． 电子组装的变化
如前所述；现代高级终端电子产品的特怔是袖珍化和多功能集成。电话和计算机的功能合成将引入一个耐用，袖珍型的电子产品如个人通讯系统，高端GSM电话，网络系统。这些产品得到了市场，又刺激了生产量的急速增加。，通时产品多样性的要求也上升。
所以OEM厂商越来越涉及产品设计，市场及销售（图 4所示）。
这些产品的制造都趋于EMS9电子制造服务）和CEM（合同电子制造）两种形式。EMS（准合同）集中在OEM产品的柔性批量的生产。因此EMS企业正成为SMD贴装设备最重要的用户。
6. SMD贴装工艺
SMD贴装过程包括PCB送入,器件吸持,移动器件对准(CA),识别,移动器件到PCB上方,基准对准系统检查识读PCB基准标志，贴装器件，贴装头返还送料区，PCB送出。（图 5 所示）
在这九个工序中，唯一有效的是贴装器件。其他工序仅仅是辅助，尽可能并行完成，例如；
l一组批吸持器件
CA可与贴装头移动并行（飞行对中，飞行定向）
吸持与贴装并行（双道贴装），减少CA/FA则就提高了贴装速度，减少了贴装时间。
图 5 吸持/贴装过程步序
6． SMD贴装设备创新的关系
愿对下一代SMD贴装设备进行投资的电子制造厂主要受下面4
个方面的推动；
制造成本（COP），取决于损耗/得益成本，操作成本，维护成本，产出
l柔性操作，或设备对生产要求的变化响应能力，（转换时间，批量适应能力，送料器适应及PCB规格更改能力
l技术能力，新一代器件封装的贴装，贴装设备的扩展功能，（精度，器件装载，贴装工艺）
技术支持（维护，操作容易，友情操作界面）在考虑新贴装设备时，技术能力是主要因素，。。。
如果想通过降低贴装设备的成本，以此来降地低制造成本（COP）是困难的。因为贴装设备的视觉系统，伺服系统及机械机构的成本基本是不变的。所以降地低制造成本（COP）只能通过设计智能化及高速SMD贴装机，除了制造成本外，还有下面5个问题；
排除报废产品
l排除无效时间
l增加产出
减少操作者人为干涉
l减少维护成本
为了排除报废产品，另缺陷是主要条件。在SMD贴装设备中，一些可能的项目可集总在调整检验系统内或贴装质量控制系统。
SMD 的效率改进，可通过排除无效时间来达到。高速PCB传送系统或双道PCB传送系统，按照快速转换概念，如送料车，增强型视觉飞行定向，飞行对中及集聚对中检查，TOOLBIT转换，智能化贴装程序优化。
贴装设备朝着增加产出稳定发展，这是通过提高机器的加速度及速度及并行贴装概念，模块化，可伸缩，可扩展及伺服控制贴装头来达到的。
减少操作者人为干涉减少，可通过过程贴装质量控制系统；每台机器上增加送料器装载量，来减少送料器更换的装卸操作，或采用散装送料器。后者减少操作者的干涉，低的ppm吸持缺陷，减少送料器装载空间，改进送料器上机时间，另卷带损耗等这样能节省12-15的成本。
7. 柔性化的改进
在SMD贴装过程中,所谓柔性指的是两个方面;贴装类型和贴装批量变化的适应能力。当生产品种转换，贴装类型的柔性化能通过贴装设备最低的调整度来实现的，其有下面4个方面来增强；
具有软件控制PCB宽度调节，柔性支撑及PCB边沿夹持的另PCB专用定位固定装置等柔性PCB传送系统加快PCB转换时间。
l使用在线控制系统的软件控制生产品种转换。
通过增加送料器的装载位置或相应的送料车加速送料器的更换时间
l 吸嘴飞行更换，更换时间降到最低，无时间损耗或增加吸嘴更换速度，减少时间损失。
8. 技术能力的改进
SMD贴装设备应具有装载先进器件封装,电路基板及适应各种电路互连技术的能力。同时，为满足器件及电路连接的要求，设备结构应能经受考验，且功能可扩展升级。
主要因素如下；
l 器件微型化要求提升贴装设备的贴装精度
lPCB的微型化要求提升设备的贴装精度与工艺基准识别
l适应先进电路连接工艺，如ACA，ICA，激光
9．运行操作的改进
现在的SMD贴装设备越来越实现友情操作，与操作者无关。
系统对下面几方面的问题实行过程监控；
l 自动周期性校准，线性电机（不需要传动变速装置），空气导轨（非接触式），减少或去除维护工作
l 过程维护概念，如条件监控
l 先进多煤体用户界面
l 自动误差恢复
10．结 论
对电子制造业者和SMD设备供应商来讲，满足电子产品袖珍化及多功能的要求是特别重要的（图 6）。由于器件封装及相关制造技术的快速发展，基于平台结构，高模块化，柔性化，可伸缩，可扩展升级的SMD贴装设备的新概念成为业界的共识。这些新概念已经融入全球正在设计,制造,销售的SMD贴装设备中。
