在微电子器件制造工艺与封装技术又一次创新之后，Flip-Chip的现状如何？
1. 引 言
多年来，IC裸芯片都被安置在一个由铜基台构成的封装体内或封装体上面，如；LPCC，TBGA，SOIC，DIPS等等，这些缩写的简称也简直使工程师们看得眼花。与铜引脚框相联系的封装性能及工艺已有许多技术资料论证。采用金丝或其他合金丝（如，铜丝），引线键合工艺已经十分完美。这些年来，键合引线的间距不断减小，从100，80，50，35，现在已达到25μm（参错排列间距）。这些封装大部份是采用帽盖的气密性封装，或塑模封装及液体包封材料的非气密性。无论选用那种封装形式，其最终的封装器件应该承受可靠性测试。
器件封装与PCB外电路间的连接是通过封装体的引脚或插针实现的。引脚的形式有直线形，鸥翼形及‘J’形，与PCB构成坚固的机电连接，能通过严格的可靠性测试。
几年前，人们还期望着制造的产品寿命是永久的，但现在手中的电子产品当被摔散或用坏，消费者能够承受得起，通常化费不贵的钱就能再卖一个新的。在两到三年时间，就增加许多新的产品，性能又得到提升。不仅这一类产品，服务器，超级计算机，医疗及通讯等产品也正在引导低成本，新产品的潮流。
图 1 30年前，倒装芯片（Flip-Chip）称之C4，（受空熔坍芯片连接）
2. 早期的C4， 互连工艺
30年前, 倒装芯片（Flip-Chip）称之C4， （受空熔坍芯片连接）
在芯片与电路基板间使用铜导体或高铅焊球实现连接。共晶焊料用于铜导体或高铅焊球与基板的连接。不久，另一种类似的形式，‘FOC’，用于汽车电子产品，其他公司采用Sn帽和称之E3 制造工艺，C4互连技术得到改进。
C4 互连技术因专利及设备的投资成本，但这种封装技术提供了高性能，低成本的优越性。C4与引线键合工艺不同的是连接不是单点进行，而是芯片与基板的连接一次完成，芯片设计数千个焊垫（凸点）的焊装已成事实,新型封装技术及工艺难以置信的价格,这样大大降低了制造成本。
一种用于电学，热学，机械及数学模型的仿真软件，现在工程师们有了工具，而以前只能依靠一些大公司自行开发的软件交互使用。
这些工具和工艺帮助了一些公司极大地提高他们的设计能力，缩短产品研制上市周期。
不管我们喜欢与否，Flip-Chip已开始一个封装及工艺的创新，现仍在不断发展，因为工艺（如材料，工具）始终在变化。基板制造厂正在开发新的基板来满足组装工艺与芯片设计变化要求。而当工程师们热衷于使用某一版本软件时，一种取代前者的新版本已经出现。
使用最新技术来平衡产品设计的需要，而且必须不失时计拿出新的产品，这就是摆在IC封装业界面前的挑战。
因为网络带宽增加及下列因素，许多设计者和公司被迫转向倒装芯片封装技术—Flip-Chip。
减小信号电感—高达40GBPS（基板与设计的相关性）
减小功率/接地的电感
高信号完整性
优良的热学，电学及可靠性性能
减小封装体积
超过引线键合的I/O引脚数（周边/全阵列球引脚）
引脚间距接近200μm
容许BOAC设计
Flip-Chip封装工艺的本质是构建一个非气密性封装，利用刚性焊球实现器件芯片与基片间的电气及机械的连接。初期的C4 设计将芯片安装在陶瓷基片上，陶瓷基片的热膨胀系数（CTE）为7ppm，而硅芯片的热膨胀系数（CTE）为2.3-2.8ppm,两者差别很大。因次再流焊接后，在芯片与基片之间进行充填工艺处理。充填工艺并不是为了排除湿气，其主要目的是在器件通电或高温时，补偿硅芯片与陶瓷基片两者CTE的不匹配。CTE的不匹配会导致芯片与基板的膨胀/收缩速率不一致，最终造成芯片开裂损坏。
Flip-Chip的基本工艺一直得到很好的应用，近5年由于对高性能，高I/O引脚数及低成本的要求，又进一步推动了Flip-Chip制造工艺的创新。这些创新包括；新基板材料，芯片焊垫（凸点）的制作方法，底部充填，无铅焊料的应用及许多新的互连技术（如；芯片尺寸增大，芯片焊垫（凸点）间距减小）。
3. 研发Flip-Chip的新工艺
一些Flip-Chip的新工艺研发成功,较小尺寸的芯片可直接安装在PCB板上,省去了价高的基板及封装工序成本。这些工艺一般用于低成本的消费类产品。另外采用低成本的有机基板，取代以往传统的陶瓷基板，这种有机基板适用于高密度组装布线设计。许多公司已开发了基板应用材料及制作工艺，其中有照相制板，激光钻孔和图形转移等，以满足越来越小尺寸芯片的需要。
图 2 Flip-Chip基本结构
有机基板的种类可分为；柔性基板（可卷绕带状），叠层基板（FR-4，FR-5，BTTM等），内夹芯基板（薄型有机夹芯层，介质薄膜，铜层）陶瓷（氧化铝），HITCETM陶瓷，内有BCBTM层的玻离基板等。
高速芯片组要求耗散大量功率，焊垫数达2000，间距200μm，今天已经能很高的产能及相应的成本（与基板成本相关）进行制造组装。
这些新技术的驱动，使得生产与样机，基板与组装成本，封装设计与可靠性得到平衡。
4. 制造成本
制造成本一直是制造业在考虑生产工艺时特别关心的问题。最时新的技术通常成本都很高，所以标准工艺仍然是制造业主要动力。而封装器件的可靠性又是人们注重的问题，许多公司采用相同的可靠性标准，这些标准针对气密性封装，但如今将它应用于有机基板封装，显然不适当的。这在许多公司与JEDEC之间正在讨论，期望能制订适用于有机基板的新标准。在此期间，制造厂与用户间加强协商，提供足够高的可靠性来满足不同用户的要求。
在过去，几何所有的IC封装应通过一系列可靠性测试；
168 小时，120℃/100%RH，PCT（压力容器测试）
1000小时，HTSL，150℃（高温存贮）
1000小时 85℃/85%RH THBT（温湿环境测试）
1000小时 -55℃-+125℃(高低温试验)
168小时 130℃85%RH HAST
封装安装在PCB板上的两级可靠性包括的不同的测试项目,本文不作介绍，通常为0℃-100℃ 3000个循环周期，如未发现缺陷通过。有关测试标准的祥细规定可查JEDEC标准。
图 3 Flip-Chip 基本工艺流程
有机材料封装的广泛应用，封装的可靠性已得到解决，但随着许多新技术的应用，又成为人们关心的问题。所以可靠性工程师必须专心于对造成基板分层原因的研究；吸湿性，电迁移及大电流密度等。
聚酰亚胺是一种吸湿性最差的材料，都被选用于第1层，第2层的卷带。在经受湿度可靠性试验后，铜层与聚酰亚胺基体的接合力将下降。
4. 缺陷机理的认识
如上所述,不管采用何种材料,湿度环境及腐蚀试验(PCT,HAST)，这对于认识缺陷机理是需要的。这些可靠性测试项目是否作为鉴别缺陷的基楚有争论，希望JEDEC与有关机构能提出这些新材料与产品相应的标准。
有一些封装产品（如；Phonix，Alask）安装在金属盒的功率端上，其与飞机，医疗设备，卫星，等等同样经受外部温度的考验。因此，必须进行高可靠及坚固的Flip-Chip封装。于是，人们想到把外盒放弃，开发一种适合芯片或芯片组新的封装工艺，这种新封装能在高速，高功率耗散50-100W，2000-5000个焊垫（凸点），间距为200μm，甚至更小。
如今，每个公司有他自己的发展计划，所以在市场上有许多工艺及支持产品。每人都在设计新产品，这些产品需要Flip-Chip封装，倒装芯片封装形式也是种类繁多，如CSP，DCA，COB，FCBGA等随着电子产品的不断更新，Flip-Chip封装技术也在不断创新，这就是这个领域的全部工作。
5． 您的选择
首先，让我们回顾一下Flip-Chip，可以讲Flip-Chip（倒装芯片）是一种制造工艺，而不是封装，其最终得到的是一个封装，具有数不清的方法，使得Flip-Chip的变化满足各种应用与要求。Flip-Chip基本工艺流程是；晶圆片焊垫植装，芯片分离，焊垫涂布焊剂，基贲贴装，再流焊，芯片与基板间充填，固化，植装BGA焊球引脚，最终封装完成，可以直接在PCB（FR4）板上进行贴装焊接。
选择Flip-Chip作为通用封装形式，主要应考虑基板需满足下面条件；
芯片的电性能要求（电感，电容，电阻，传输延迟，EMI等）
适合基板制造厂提供的设计规则（线宽，线距，微孔尺寸，孔盘直径等）
焊球引脚/焊膏组份（含铅/无铅）
热学要求
封装尺寸
封装可靠性要求
PCBZU
PCB组装两级可靠性要求
5．结 论
正如上面所讲的，你在选用Flip-Chip封装时，面对一大堆项目及数据，此时应同你的组装合作者协商。他们可使用仿真软件，建立IC芯片的各种电学参数及热学特性组合模型来决定选择那种封装形式能满足应用的要求。他们也能够建立高速要求的新设计模型。他们有经验及可靠数据能保证在封装设计后，提供高质量的最终产品。他们有能力对最终产品进行测试，提出对材料选用，热管理，焊料的选用及封装体设计的建议。最后的结果是你得到的封装能满足使用需要和技术要求。