1. 引 言
Flip-Chip并非是一种新的封装技术,早在30年前IBM公司已研发使用了这项技术。但直到近几年来，Flip-Chip已成为高端器件及高密度封装领域中经常采用的封装形式。今天，Flip-Chip封装技术的应用范围日益广泛，封装形式更趋多样化，对Flip-Chip封装技术的要求也随之提高。同时，Flip-Chip也向制造者提出了一系列新的严峻挑战，为这项复杂的技术提供封装，组装及测试的可靠支持。
2. Flip-Chip无可比拟的优点
Flip-Chip不是一种特殊的封装技术或封装形式，而是芯片与载体的连接方法。半导体器件后道封装传统采用引线实现电路芯片与外界电路间的互连，习惯称之为引线键合工艺。Flip-Chip封装技术的互连是通过芯片面植置导点凸点（图 1），然后被植置凸点的芯片倒装在电路载体上完成电学及机械的连接。
图 １
2.1 Flip-Chip封装技术与传统的引线键合工艺相比具有许多明显的优点,包括,优越的电学及热学性能,高I/O引脚数，封装尺寸减小等。
这三个重要的优点推动了用户对Flip-Chip封装技术的需要。
Flip-Chip封装技术的热学性能明显优越于常规使用的引线键合工艺。如今许多电子器件；ASIC，微处理器，SOC等封装耗散功率10-25W，甚至更大。而增强散热型引线键合的BGA器件的耗散功率仅5-10W。按照工作条件，散热要求（最大结温），环境温度及空气流量，封装参数（如使用外装热沉，封装及尺寸，基板层数，球引脚数）等，相比之下，Flip-Chip封装通常能产生25W耗散功率。
Flip-Chip封装杰出的热学性能是由低热阻的散热盘及结构决定的。芯片产生的热量通过散热球脚，内部及外部的热沉实现热量耗散。散热盘与芯片面的紧密接触得到低的结温（θjc）。为减少散热盘与芯片间的热阻，在两者之间使用高导热胶体。使得封装内热量更容易耗散。为更进一步改进散热性能，外部热沉可直接安装在散热盘上，以获得封装低的结温（θjc）。
Flip-Chip封装另一个重要优点是电学性能。引线键合工艺已成为高频及某些应用的瓶颈，使用Flip-Chip封装技术改进了电学性能。如今许多电子器件工作在高频，因此信号的完整性是一个重要因素。在过去，2-3GHZ是IC封装的频率上限，Flip-Chip封装根据使用的基板技术可高达10-40 GHZ 。
2.2 Flip-Chip实施信号传输有两种方法；带状线，微带线。在Flip-Chip设计中，作为信号基准，带状线是理想的选择。一般基板的层数在6层以上，增加基板层数能提高基板的层叠，布线的灵活性。带状线的结构是在两个参考面层间夹一层信号层。
带状线能提供完好的高速信号传输的电流通路,降低串音及干扰的偶合,低介电常数基板材料能保证可靠的信号偶合。带状线复合面及分离布置可提供许多不同的I/O电位。另外，带状线也可提供阻抗控制，在带状线中的多层基板结构能容易进行不同走线布局及各种弯曲走线。带状线结构可极大地减小信号传输不连续的影响，但不能保证最佳的走线条件。图2所示；
图 2 带状线结构
在金属层面的不连续（加工放气工艺孔，通孔盘，导线）对信号阻抗存在一个负面影响。因此对信号传输的布线必须认真处理。尽可能地减少在信号通路上参考层面的不连续，这样就能极小地影响信号的完整性。
3. 3微带线结构的优点包括可控信号阻抗,减少信号串音及信号电感。Flip-Chip能采用微带线（如图 3所示）传输信号，且在引线键合电路芯片（4层基板）中也是经常使用的。另外，两层基板不可能采用带状线，而微带线就可在其中一层金属面上进行布线（双层BGA封装）。微带线是由参考面（高电位或接地位）上导电层面的传输线组成，两层间有介电材料隔开。这种传输线的优点是可控信号阻抗，减少信号串音及减少信号电感。
图 3 微带传输线结构
Flip-Chip封装结构使得其占有的封装面极小，可获得最大I/O引脚数。如前所述，Flip-Chip的芯片采用共晶焊料的凸点直接倒装在基板上。芯片凸点在基板安装面上进行再流，而球引脚在基板底面被再流。这种封装结构（多层面，盲孔/埋孔，精细布线及凸点矩阵排列的高密度走线）可制作全球引脚阵列器件封装。Flip-Chip这种全球引脚阵列器件封装的标准间距是1.0mm。缩小整个封装尺寸 ，可采用减少球引脚间距及高球引脚数的全球引脚阵列方法。
4. Flip-Chip设计的因素
Flip-Chip采用阵列布置方法,可提供最高的I/O数—达到1500。所以当选用的I/O数为800或较大的设计应该是理想的。但在同等I/O数的情况，如采用引线方法不仅需要大量的时间，而且存在潜在的可靠性问题。对引线键合工艺所需的密度，由于引线数量造成加工的难度增加，变得不容易。这样就降低了产量及可加工性。同时，引线长度增加对电学性能造成损害。
选用Flip-Chip设计应考虑的其他因素；
l 导线宽度与间距；芯片凸点间距表示芯片的宽度与间距。凸点的间距及I/O数是固定的。层数是可变的，但尽可能取最低的（需保证满足性能要求）以降低基板的成本。导线及间距的选择是由这些因素决定的。另外，阻抗控制部分可通过导线宽度及间距实现。如要降低信号串音，导线间距要增大。
l 盲孔/埋孔的钻加工能力；对最小尺寸的孔盘钻加工必须采用激光钻孔，孔径尺寸精确。要满足性能及布线要求及最小通孔部局的面积，盲孔/埋孔需要小孔径尺寸。但凸点间距减少，就使得加工难度增加。为满足凸点盘间距进一步缩小，就需要采用微孔技术。
l 内层孔尺寸的限制；大尺寸孔径的内层孔及盘限制了安装密度。布线密度太高接近于芯片，不能布置内层孔。如内层孔布置相互太近，因金属面/孔径的尺寸规则，该区域是无用的金属面。
l 可叠接孔；Elip-Chip基板的孔结构，叠接孔的基板结构可使用大尺寸内层孔，其原始的限制可排除。采用叠接孔，能在内层进行精细导线的布线，从而改进了布线的灵活性及电性能，减少了层数。叠接孔技术的应用相对较新，但随着布线及性能要求的提高，会得到普遍使用。
在Flip-Chip设计中另一个重要因素是层数及布局。Flip-Chip有机基板设计通常取4-10层，引线键合为1-4层。层数增加就提高布线的灵活性，为高速信号的传输提供了可能。
5. Flip-Chip的将来
为满足更高性能的要求,材料,基板结构及制造工艺将得到改进。
供应商不断改进基板技术，布线密度，层结构及其他因素—所有这些都会对性能产生影响，几何尺寸趋于缩小。新软件的出现将有助于自动过程设计。
这些技术的改进必将推动Flip-Chip技术的发展及应用领域的扩大，用户也继续将Flip-Chip作为无线，网络及通讯领域的高性能，高密度封装的重要手段之一。