SMT测试专题-百万闸FPGA设计中PC系统的测试基准

 

实际上，即使在最慢的计算机上运行最大的设计(如在300MHz PC上运行picoJava)，Synplify工具只需运行81分钟就可综合1百万闸的FPGA，在最快的机器上时间可缩短到47分钟。无论何种方法，都可以在1天之内完成百万闸级FPGA综合。

 

作者James Lee是Intrinsix公司的首席顾问工程师，他具有12年的Verilog工作经验。Bob Peterson是自由撰稿人,在过去的17年间曾为许多杂志和公司撰写各种技术专题。