除此以外，该项目工艺技术研究内容通用性范围极大，技术覆盖面涉及所有板级电路的电子产品，技术应用具备极广，尤其在高密度板级电路的可制造性设计、可测试性设计研究及实施应用等方面创立一个新途径，力争?谙低承訮CB设计的项目和流程管理上有所建树。
项目技术指标在国内处于领先地位，相当于国际上90年代末SMT技术水平，基本上是中视频频段和小功率范围，没有涉及微波、毫米波频段及大功率范围。微波、毫米波频段及大功率范围的板级电路高密度、?呔?茸樽凹际醣亟?俏颐窍乱徊街氐愕墓ス啬谌荨?
我们2002年在《板级电路高密度、高精度组装技术》试验中所采取的“叠层”组装设计和工艺技术，就是近几年在全球掀起的元器件堆叠装配（POP，Package on Package）技术。
元器件堆叠装配（POP，Package on Package）技术的出现，进一步模糊了一级封装与二级组装之间的界线，在大大提高逻辑运算功能和存储空间的同时，也为用户提供了元器件组合装配的可能，生产成本得以更有效的控制，由此，元器件堆叠装配是一种值得考虑的优选方案；毫无疑问，随着元器件小型化高密度封装的发展，对于高速与高精度装配的要求将变得更加关键，相关的组装设备和工艺技术也更具先进性与高灵活性，元器件堆叠装配（POP，Package on Package）技术必将经受这一新的挑战。